蘊含閘

輸入 A   B		輸出 A → B
0	0	1
0	1	1
1	0	0
1	1	1

蘊含閘（IMPLY gate）的電路符號

蘊含閘（Template:Lang-en，簡稱Template:Lang）是數位邏輯電路中的一種邏輯閘，主要用來完成布林代數中實質條件、實質蘊涵或蘊涵算子。

蘊含閘可由CMOS或其他電晶體設計，利用如下公式：

$Q=A\to B=\overline{(A\wedge \stackrel{‾}{B})}=\bar{A}\vee B$

另外蘊含閘也可以由憶阻器組成，且只需要由兩個憶阻器即可組成，由於布林代數的特性可使其他布林函數化成由邏輯蘊含表示，因此利用蘊含閘與憶阻器來設計電晶體可以大幅縮小體積。

兩個憶阻器即可完成一個蘊含閘。

性質

輸入 A   B		輸出 A → B
X	1	1
0	0	1
1	0	0

如果B為邏輯真, 無論A為任何值都會輸出邏輯真的訊號。

其中，X代表輸入的是無論何值皆可。

如果B為邏輯假, 並且A為邏輯假, 才会輸出邏輯真的訊號。

其余情況則輸出邏輯假的訊號。

蘊含閘可以用來判斷兩輸入的或是否為第二輸入。

概述

表达式	符號		功能表
	ANSI/IEEE	IEC
$Y=A\to B$ $Y=\overline{(A\wedge \stackrel{‾}{B})}$ $Y=\bar{A}\vee B$			A B $Y=A\to B$ 0 0 1 0 1 1 1 0 0 1 1 1

電路實現

• 
  NMOS蘊含閘
• 
  PMOS蘊含閘
• 
  靜態CMOS蘊含閘
• 
  TTL蘊含閘
• 
  憶阻器蘊含閘
• 
  用或非閘實現的蘊含閘
• 
  用與非閘實現的蘊含閘

複合邏輯閘

使用蘊含閘組合成的反及閘

大部分的邏輯閘都可以用蘊含閘組合而成，例如反及閘可以用兩個蘊含閘組合而成：

$\begin{array}{cc}A\to (B\to 0)& =\bar{A}\vee (\bar{B}\vee 0)\\ & =\bar{A}\vee \bar{B}\\ & =\overline{A\wedge B}\\ & =A\overline{⋏}B\end{array}$

其他邏輯閘

蘊含非閘

蘊含非閘，簡稱Template:Lang是數位邏輯電路中實現非蘊涵的一種邏輯閘。

這種運作方式的元件已在生物學的邏輯信號中有相關研究。

表达式	符號		功能表
	ANSI/IEEE	IEC
$Y=A\nrightarrow B$ $Y=\mathrm{\neg }(a\to b)$ $Y=a\wedge \mathrm{\neg }b$			A B $Y=A\nrightarrow B$ 0 0 0 0 1 0 1 0 1 1 1 0

參見

• 布林代數
• 數位邏輯
• 憶阻器