File:Full-adder logic diagram.svg
跳转到导航
跳转到搜索
此SVG文件的PNG预览的大小：400 × 180像素。 其他分辨率：320 × 144像素 | 640 × 288像素 | 1,024 × 461像素 | 1,280 × 576像素 | 2,560 × 1,152像素。
原始文件 （SVG文件，尺寸为400 × 180像素，文件大小：32 KB）
摘要
| 描述 |
English: Circuit Diagram of a Full Adder. |
| 日期 | |
| 来源 | 自己的作品 |
| 作者 | Inductiveload |
许可协议
|
我，本作品著作权人，释出本作品至公有领域。这适用于全世界。 在一些国家这可能不合法；如果是这样的话，那么： 我无条件地授予任何人以任何目的使用本作品的权利，除非这些条件是法律规定所必需的。 |
文件历史
点击某个日期/时间查看对应时刻的文件。
| 日期/时间 | 缩略图 | 大小 | 用户 | 备注 | |
|---|---|---|---|---|---|
| 当前 | 2014年3月23日 (日) 13:30 | | 400 × 180（32 KB） | wikimediacommons>Tibor89 | Reverted to version as of 12:26, 23 March 2014 |
文件用途
以下页面使用本文件：
