查看“︁邏輯閘”︁的源代码

{{noteTA
|G1=Electronics
}}
{{逻辑门}}
'''邏輯'''-{}-'''閘'''或'''邏輯'''-{}-'''門'''是[[集成電路]]的基本概念組件。简单邏輯閘可由[[晶体管]]组成。這些晶體管的組合可以使代表兩種信號的高低[[电平]]在通过它们之后产生高电平或者低电平的[[信号]]。高、低电平可以分别代表邏輯上的“真”（T；true）與“假”（F；false）或[[二进制]]的1和0，从而实现邏輯运算。常见的邏輯閘包括與閘，或閘，非閘，異或閘（也稱互斥或）。

邏輯閘是組成數字系統的基本結構，通常组合使用運算更複雜的邏輯。一些廠商通過組合邏輯閘生產實用、小型、集成的產品，如[[可程式邏輯裝置]]。

== 符號表 ==
[[File:74LS192_Symbol.png|right|thumb|同步型4位元計數器(74LS192) 以ANSI/IEEE Std. 91-1984和IEC Publication 60617-12表示]]
常用的邏輯閘有兩種常用表示法，皆由[[美國國家標準協會|ANSI]]（美國國家標準協會）／[[Institute of Electrical and Electronics Engineers|IEEE]]（電機電子工程師學會）Std 91-1984跟作為其補充的ANSI／IEEE Std 91a-1991。 「'''特殊形狀符號'''」是用過去電路簡圖為基礎以及50年代、60年代MIL-STD-806作衍生；有時也描述成「軍事」，而這個也反映了它的起源。「'''IEC矩形國標符號'''」是以ANSI Y32.14跟一些早期工業用的符號為基礎，再重新由[[Institute of Electrical and Electronics Engineers|IEEE]]跟[[International Electrotechnical Commission|IEC]]（國際電工委員會）做微調而成；在每個符號中皆可以發現有矩形的外框圍著所代表的字，且相較於舊的表示法，他可以涵蓋更多的邏輯閘<ref name="sdyz001a">''[http://www.ti.com/lit/ml/sdyz001a/sdyz001a.pdf Overview of IEEE Standard 91-1984 Explanation of Logic Symbols] {{Wayback|url=http://www.ti.com/lit/ml/sdyz001a/sdyz001a.pdf |date=20210506190730 }}'', Doc. No. SDYZ001A, Texas Instruments Semiconductor Group, 1996</ref>。ICE的標準也被轉換成其他表示法，像是歐洲的[[歐洲標準委員會|EN]]（[[歐洲標準委員會]]）60617-12:1999、英國的{{link-en|英國標準學會|British Standard|BS}}（由[[英國標準學會]]制定） EN 60617-12:1999跟德國的DIN EN 60617-12:1998。

IEEE Std 91-1984跟IEC 60617-12的共同目標是提供一套有系統符號來描述複雜的邏輯功能跟數位電路。這些邏輯的功能相較於AND閘和OR閘更加的複雜，例如中等大小的[[4位元計數器]]或大型的[[微處理器]]。

IEC 617-12以及接替他的IEC 60617-12沒有很明確的標示出「'''特殊形狀符號'''」，但是不可能不使用他們<ref name="sdyz001a" />。然而在ANSI／IEEE 91和ANSI／IEEE 91a有提到：「根據IEC刊物第617期的第12部分指出特殊形狀符號不會優先使用，但也沒有和特殊形狀符號有衝突」。IEC 60617-12則包含了相應說明（在第2.1節）：「即使非優先使用，使用其他由國家標準認可的符號－特殊形狀符號，不應被認為和這個標準有衝突。在使用其他特殊形狀符號，以形成複數符號（例如使用如嵌入的符號）不應鼓勵」。這項妥協方案使IEEE跟IEC協會遵守各自的標準。

第三種表示法較廣泛用在歐洲，尤其是歐洲的學術界；可'''參見"DIN 40700"的德文版條目'''。

在1980年代，示意圖成為主要的方式用來設計[[印刷電路板]]以及客製化IC（例如[[Gate array|邏輯陣列]]）。而現在，客製化IC和[[現場可程式邏輯門陣列|現場可程式邏輯閘陣列]]（[[现场可编程逻辑门阵列|field-programmable gate array]]）通常用[[Verilog]]或[[VHDL]]等[[硬體描述語言|硬體描述語言（]][[硬件描述语言|Hardware Description Language]]；HDL）來設計。

{| class="wikitable"
!類型
![[美国国家标准学会|ANSI]]及[[电气电子工程师学会|IEEE]]標準
![[国际电工委员会|IEC]]標準
!漢名
!短釋
![[邏輯函數]]表示
![[真值表]]
|-
|'''[[与门|AND]]'''
|[[File:AND_ANSI.svg|128x128px|AND]]
|[[File:IEC_AND.svg|AND]]
|「與」閘／「及」閘／「且」閘
|全入皆高才出高。
一低出低。
|<math>A \cdot B</math>或

<math>A \land B</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A 
AND

B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 1
|}
AND有0則0
|-
|'''[[或门|OR]]'''
|[[File:OR_ANSI.svg|128x128px|OR]]
|[[File:IEC_OR.svg|OR]]
|「或」閘
|全入皆低才出低。
一高出高。
|<math>A + B \, </math>或

<math>A \lor B</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A OR B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 1
|}
OR有1則1
|-
|'''[[反相器|NOT]]'''
|[[File:NOT_ANSI.svg|128x128px|NOT]]
|[[File:IEC_NOT.svg|NOT]]
|「非」閘／反相器／「反」閘／逆變器
|輸入的高低狀態逆轉。
|<math>\bar{A}</math>
|
{| class="wikitable" align="right"

|'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| NOT A
|- bgcolor="#ddffdd" align="center"
|0 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 0
|}
|-
| colspan="7" |在電子領域，NOT閘也常稱反相器（Inverter）。符號後圓圈常稱泡泡，泡泡常用來表示外部邏輯狀態及內部邏輯狀態（氣泡右側及氣泡左側）的否定關係（1變0、0變1）。電路圖一定要定義0和1的狀態，通常高電位＝1 （=5V） , 低電位＝0（=GND）；當然有些時候如果要將高電位設為0時，可以直接在電路圖中說明，這稱為直接極性指示，可參見IEEE Std 91／91A跟IEC 60617-12，兩者表示法中泡泡跟電路圖中的說明可以在使用特殊形狀符號及矩形國標符號的電路圖中使用，但純邏輯電路圖只有泡泡可用。
|-
|'''[[与非门|NAND]]'''
|[[File:NAND_ANSI.svg|128x128px|NAND]]
|[[File:IEC_NAND.svg|NAND]]
|「與非」閘／「反及」閘／「非與」閘／「反且」閘
|全入皆高才出低。
一低出高。
|<math>\overline{A\cdot B}</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A NAND B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 0
|}
|-
|'''[[或非门|NOR]]'''
|[[File:NOR_ANSI.svg|128x128px|NOR]]
|[[File:IEC_NOR.svg|NOR]]
|「或非」閘／「反或」閘／「非或」閘
|全入皆低才出高。
一高出低。
|<math>\overline{A + B}</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A 
NOR

B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 0
|}
|-
|'''[[异或门|XOR]]'''
|[[File:XOR_ANSI.svg|128x128px|XOR]]
|[[File:IEC_XOR.svg|XOR]]
|「異或」閘／「互斥或」閘
|只有其中一項输入为高，输出为高；否则出低。
|<math>A \oplus B</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A 
XOR

B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 0
|}
|-
| colspan="7" |XOR閘（exclusive-OR）的輸出為1-{}-只有當兩項輸入是不同的狀態；反之當兩者輸入相同，輸出為0，不論輸入為0或1。如果有超過兩項輸入，當輸入端為1的數目是奇數。實際使用上，這些閘由更基本的邏輯閘組合而成。
|-
|'''[[同或门|XNOR]]'''
|[[File:XNOR_ANSI.svg|128x128px|XNOR]]
|[[File:IEC_XNOR.svg|XNOR]]
|「同或」閘／「反互斥或」閘／「互斥反或」閘／「互斥或非」閘
|只有其中一項输入为高，输出为低；否则出高。
|<math>\overline{A \oplus B}</math>
或

<math>{A \odot B}</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A XNOR
B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 1
|}
|-
|'''[[緩衝閘|BUF]]'''
|[[File:Buffer_ANSI.svg|128x128px|NOT]]
|[[File:Buffer_IEC.svg|NOT]]
|「是」閘／同相器／「同」閘／中繼器
|輸出的高低狀態與輸入相同。
|<math>A</math>
|
{| class="wikitable" align="right"

|'''输入'''
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| BUF A
|- bgcolor="#ddffdd" align="center"
|0 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 1
|}
|-
|'''[[蘊含閘|IMPLY]]'''
|[[File:IMPLY_ANSI.svg|128x128px|IMPLY]]
|[[File:IEC_Implies_gate.svg|XNOR]]
|「蘊含」閘／「蘊含」閘
|如果第一輸入為低，輸出高，否則輸出與第二輸入相同的高低狀態。
|<math>A \to B</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入''' 
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A IMPLY B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 1
|}
|-
|'''[[蘊含閘#蘊含非閘|NIMPLY]]'''
|[[File:NIMPLY_(AND)_ANSI.svg|128x128px|NIMPLY]]
|[[File:IEC_Nimplies_gate.svg|NIMPLY]]
|「蘊含非」閘／「蘊含非」閘
|如果第一輸入為低，輸出低，否則輸出與第二輸入相反的高低狀態。
|<math>\overline{A \to B}</math>
或

<math>\lnot ( a \to b )</math>
|
{| class="wikitable" align="right"

| colspan="2" |'''输入'''
| '''输出'''
|- bgcolor="#ddeeff" align="center"
| A 
| B 
| A NIMPLY B
|- bgcolor="#ddffdd" align="center"
|0 
| 0 
| 0
|- bgcolor="#ddffdd" align="center"
|0 
| 1 
| 0
|- bgcolor="#ddffdd" align="center"
|1 
| 0 
| 1
|- bgcolor="#ddffdd" align="center"
|1 
| 1 
| 0
|}
|}

== 通用邏輯閘 ==
{{seealso|自足算子}}
[[查爾斯·桑德斯·皮爾士]]（1880–81冬）指出[[反或閘|NOR閘]]可單獨使用（或者[[反及閘|NAND閘]]也可以）來產生其他邏輯閘的所有功能，不過他這個研究一直到1933年才發表。<ref>Peirce, C. S. (manuscript winter of 1880–81), "A Boolean Algebra with One Constant", published 1933 in ''[[Charles Sanders Peirce bibliography#CP|Collected Papers]]'' v. 4, paragraphs 12–20. Reprinted 1989 in ''[[Charles Sanders Peirce bibliography#W|Writings of Charles S. Peirce]]'' v. 4, pp. 218-21, Google [http://books.google.com/books?id=E7ZUnx3FqrcC&q=378+Winter Preview] {{Wayback|url=http://books.google.com/books?id=E7ZUnx3FqrcC&q=378+Winter|date=20161204010838}}. See Roberts, Don D. (2009), ''The Existential Graphs of Charles S. Peirce'', p. 131.</ref>1913年，[[Henry M. Sheffer]]第一個發表[[反及閘|NAND閘]]可以做出全部功能的證明，也因此NAND閘的邏輯運算有時候也稱為[[謝費爾豎線]]（[[Sheffer stroke]]）；[[反或閘|NOR閘]]有時叫Peirce's arrow。<ref name="BüningLettmann1999">{{cite book|author1=Hans Kleine Büning|author2=Theodor Lettmann|title=Propositional logic: deduction and algorithms|url=http://books.google.com/books?id=3oJE9yczr3EC&pg=PA2|year=1999|publisher=Cambridge University Press|isbn=978-0-521-63017-7|page=2|access-date=2016-03-05|archive-date=2021-04-26|archive-url=https://web.archive.org/web/20210426200636/https://books.google.com/books?id=3oJE9yczr3EC&pg=PA2|dead-url=no}}</ref>所以這些閘有時候叫做通用邏輯閘

== 参考文献 ==
{{Reflist}}

== 外部連結 ==
* [http://www.phy.hk/wiki/chinesehtm/NotGate.htm 「非」閘Java 模擬] {{Wayback|url=http://www.phy.hk/wiki/chinesehtm/NotGate.htm |date=20191229121433 }}

{{数字电路}}
{{数字系统}}

{{Authority control}}

[[Category:电路]]
[[Category:数字电子]]
[[Category:集成電路]]