查看“︁反相器”︁的源代码

{{noteTA
|G1=Electronics
}}
{{逻辑门}}
{| class="wikitable" align=right
|- bgcolor="#ddeeff" align="center"
|'''输入'''<br/>A || '''输出''' <br/> NOT A
|- bgcolor="#ddffdd" align="center"
|0 || 1
|- bgcolor="#ddffdd" align="center"
|1 || 0
|}
[[File:Not-gate-en.svg|thumb|128px|right|非门标志]]

'''反相器'''（{{lang-en|'''Inverter'''}}）也称'''非门'''（{{lang-en|'''NOT gate'''}}），是数字逻辑中实现[[逻辑非]]的[[逻辑门]]，功能见右侧[[真值表]]。

这种功能代表了[[数字电路]]中[[理想开关]]表现的假定，但是在实际的反相器设计中，元-{}-件有其需要特别关注的电气特性。实际上，[[CMOS]]反相器的非理想过渡区表现使其能在[[模拟电路]]中用作[[放大器電路#A.E9.A1.9E|A类功率放大器]]（如作为[[运算放大器]]的输出级<ref name="CA3130">[[Intersil]]数据表：[http://www.intersil.com/data/fn/fn817.pdf CA3130 BiMOS运算放大器] {{Wayback|url=http://www.intersil.com/data/fn/fn817.pdf |date=20110615145144 }}和[http://www.intersil.com/data/fn/fn976.pdf CA3160 BiMOS运算放大器] {{Wayback|url=http://www.intersil.com/data/fn/fn976.pdf |date=20110615145241 }}</ref>）。

== 概述 ==
下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标符号（IEC 60617-12）和不再使用的[[DIN]]符号（DIN 40700）。其他的逻辑门符号见[[逻辑门#符號表|逻辑门符号表]]。
{| class="wikitable" 
|- 
! rowspan="2" class="wikitable"| 表达式
! colspan="3" class="wikitable"| 符号
! rowspan="2" class="wikitable"| 功能表
|- class="wikitable"
|ANSI/IEEE Std 91-1984
|IEC 60617-12
|DIN 40700
|-
| <math>Y = \overline{X}</math>
|[[File:NOT ANSI.svg|125px|center]]
|[[File:NOT IEC.svg|125px|center]]<br/>[[File:IEC NOT.svg|125px|center]]
|[[File:NOT DIN.svg|125px|center]]
|align="center"|
{| class="prettytable"  
|----- align="center"
! width="50%" style="background-color:#f0f0f0;"| X 
! width="50%" style="background-color:#f0f0f0;"| <math>Y = \overline{X}</math>
|----- align="center"
| 0 || '''1'''
|----- align="center"
| 1 || '''0'''
|}
|}

==电路实现==
<gallery>
File:NMOS NOT.png|NMOS反相器
File:PMOS NOT.svg|PMOS反相器
File:TTL_NOT_gate.svg|TTL反相器
File:CMOS Inverter.svg|静态CMOS反相器
File:DigitalInverter.png|饱和负载数字反相器
File:Inverter (Transistor).png|[[三极管]]反相器
File:Not.PNG|开关实现的反相器
</gallery>
[[File:7404 Hex Inverters.PNG|thumb|right|250px|标准7404 TTL六反相器中非门的排列]]
反相器电路输出电压所代表的逻辑电平与输入相反。反相器可以仅用一个[[NMOS逻辑|NMOS]]晶体管或一个[[PMOS逻辑|PMOS]]连接一个[[电阻]]来构建。因为这种“阻性漏极”方式只需要使用一种类型的晶体管，其制造成本非常小。不过，由於电流以两种状态之一流过电阻，这种阻性漏极配置有功耗和状态改变的处理速率问题。另外，反相器可以用两个互补晶体管配置成[[CMOS]]反相器。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。处理速率也能得到很好的提高，因为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻相对较低。反相器也可以[[电阻－晶体管逻辑]]（RTL）或[[晶体管－晶体管逻辑]]（TTL）使用[[双极性晶体管]]（BJT）构建。

[[數碼]]电子电路在逻辑0和1（[[二进制]]）对应的固定电压电平范围内进行运算。反相器电路是基本的逻辑门，可以在两个电压电平间变换。实际构建的反相器的电压都是不同的，例如TTL电路中0是低电平，+5V是高电平。

===数字功能模块===
[[File:CMOS 4049 diagram.svg|thumb|right|150px|标准4049 CMOS六反相缓冲器中非门的排列]]
反相器是数字电路中的一种基本功能模块。将两个串行反相器的输出作为一位寄存器的输入就构成了[[锁存器]]。锁存器、[[数据选择器]]、[[译码器]]和[[状态机]]等精密数字元-{}-件都需要使用基本反相器。

六反相器是一种包含6个反相器的[[集成电路]]。例如，7404 [[晶体管－晶体管逻辑|TTL]]芯片有14个引脚，4049 [[CMOS]]芯片有16个引脚，两种芯片都各有2个引脚用於电源供电/基准电压，12个引脚用於6个反相器的输入和输出（4049有2个引脚悬空）。<ref>[[Texas Instruments]]：[http://focus.ti.com/docs/prod/folders/print/cd4049ub.html 4049 CMOS六反相缓冲器/转换器] {{Wayback|url=http://focus.ti.com/docs/prod/folders/print/cd4049ub.html |date=20090429120726 }}，数据表：[http://focus.ti.com/lit/ds/symlink/cd4049ub.pdf] {{Wayback|url=http://focus.ti.com/lit/ds/symlink/cd4049ub.pdf |date=20090205100326 }}</ref>

===性能测定===
反相器性能常用表示输入-输出电压关系的[[电压传输特性曲线]]（VTC）来测定。曲线图能反映出元-{}-件的参数，包括[[噪声容限]]、[[增益]]和操作[[逻辑电平]]。
[[File:Inverter voltage transfer curve.png|thumb|300px|[[北卡罗来纳州立大学]]组建的20微米反相器的电压传输特性曲线]]

反相器理想化的电压传输特性曲线是[[单位阶跃函数]]，这表明反相器能在高电平和低电平间无延迟精确的翻转，但在实际元-{}-件中，曲线存在过渡区。曲线表明若输入为低电压，则输出为高电压；若输入为高电压，则输出电压逐渐接近0V。过渡区的斜率是性能测量的指标，过渡区越陡峭，即斜率越大，性能越好，若斜率接近无穷，则电路能在高电平和低电平间精确翻转，反相器就是理想的。

[[噪声容限]]可以通过每一工作区中的最大输出电压V<sub>OH</sub>和最小输入电压V<sub>IL</sub>的[[比值]]来测定。

输出电压V<sub>OH</sub>可以在级联多个元-{}-件时测定信号[[驱动强度]]。

==參考文獻==
{{reflist}}
{{Commonscat|NOT gates}}
{{数字电路}}
{{逻辑联结词}}
[[分类:逻辑门]]
[[分类:集成电路]]