查看“︁与非门”︁的源代码

{{noteTA
|T=zh-cn:与非门; zh-hk:與非門; zh-tw:反及閘;
|G1=Electronics
}}
{{Otheruses|other=同名乐队|与非门 (乐队)}}
{| class="wikitable floatright" style="text-align:center"
|-
! colspan="3" | NAND [[逻辑门]]
|- bgcolor="#ddeeff"
|colspan=2|'''输入''' || '''输出'''
|- bgcolor="#ddeeff"
| A || B || A NAND B
|-
|{{no2|0}} || {{no2|0}} || {{yes2|1}}
|-
|{{no2|0}} || {{yes2|1}} || {{yes2|1}}
|-
|{{yes2|1}} || {{no2|0}} || {{yes2|1}}
|-
|{{yes2|1}} || {{yes2|1}} || {{no2|0}}
|}
[[File:NandFullAdder.png|thumb|right|300px|与非门[[全加器]]]]

'''与非门'''（{{lang-en|'''NAND gate'''}}）是数字逻辑中实现[[逻辑与非]]的[[逻辑门]]。若输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门是一种通用的逻辑门，因为任何[[布尔函数]]都能用与非门实现。

使用特定逻辑电路的数字系统利用了与非门的函数完备性（功能完备性）。复杂的逻辑表达式常以其他逻辑函数表示，如[[逻辑与|与]]、[[逻辑或|或]]、[[逻辑非|非]]，而将表达式改写为用逻辑与非表示的式子可以节约成本，因为使用与非门实现电路能使电路结构更为紧凑。

与非门并不仅限於2输入，可以是多输入，这时当输入全为高电平时，输出为低电平；若有任意一个输入为低电平，则输出为高电平。这些门电路不再是简单的二进制运算器，而是可作为''n''元运算器使用的门电路。代数中，这些门电路可以用函数NAND(a, b, ..., ''n'')表示，[[逻辑等价|等价]]於NOT(a AND b AND ... AND ''n'')。

== 概述 ==
{| class="wikitable"
|- bgcolor="#ddeeff" align="center"
|colspan=2|'''输入'''<br>A &nbsp; B || '''输出'''<br> A NAND B
|-
|{{no2|0}} || {{no2|0}} || {{yes2|1}}
|-
|{{no2|0}} || {{yes2|1}} || {{yes2|1}}
|-
|{{yes2|1}} || {{no2|0}} || {{yes2|1}}
|-
|{{yes2|1}} || {{yes2|1}} || {{no2|0}}
|}

下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标符号（IEC 60617-12）和不再使用的[[DIN]]符号（DIN 40700）。其他的逻辑门符号见[[逻辑门#符號表|逻辑门符号表]]。
{| class="wikitable" 
|- 
! rowspan="2" class="wikitable"| 表达式
! colspan="3" class="wikitable"| 符号
! rowspan="2" class="wikitable"| 功能表
! rowspan="2" class="wikitable"| 继电器逻辑
|- class="wikitable"
|ANSI/IEEE Std 91-1984
|IEC 60617-12
|DIN 40700
|-
| <math>Y = \overline{A\,B}</math><br /><br /><math>Y = \overline{A \cdot B}</math><br /><br /><math>Y = A \overline{\wedge} B</math><br /><br /><math>Y = \overline{A \wedge B}</math>
|[[File:NAND ANSI.svg|125px|center]]
|[[File:NAND IEC.svg|125px|center]]<br/>[[File:IEC NAND.svg|125px|center]]
|[[File:NAND DIN.svg|125px|center]]
|align="center"|
{| class="wikitable" cellpadding="5"
! width="33%" style="background-color:#f0f0f0;"|A
! width="33%" style="background-color:#f0f0f0;"|B
! width="34%" style="background-color:#f0f0f0;"|<math>Y = \overline{A\,B}</math>
|----- align="center"
||0 ||0 ||'''1'''
|----- align="center"
||0 ||1 ||'''1'''
|----- align="center"
||1 ||0 ||'''1'''
|----- align="center"
||1 ||1 ||'''0'''
|}
|[[File:Relay nand.svg]]
|}

== 硬件描述和引脚分配 ==
与非门是基本的门电路，因此常用於[[晶体管－晶体管逻辑]]（TTL）和[[CMOS]][[集成电路]]。

=== TTL版本 ===
反及閘是TTL中最基本、電路最簡單的多輸入邏輯閘，在TTL電路中扮演重要角色。 7400內含四組2輸入反及閘，是TTL編號中排在第一的型號。

[[File:4011 Pinout.svg|frame|right|原理图展示了标准4011 CMOS集成电路中与非门的排列]]

=== CMOS版本 ===
标准[[4000系列]][[CMOS]][[集成电路]]为4011，包含4个独立的2端输入与非门。

==== 可用型号 ====
大多数半导体制造商都生产这种元-{}-件，如[[飞兆半导体公司]]、[[飞利浦]]、[[德州仪器]]，封装方式分为[[雙列直插封裝]]和{{link-en|小输出线集成电路封装|small-outline integrated circuit|SOIC封装}}两种。元-{}-件的[[数据表]]可在大多数元-{}-件数据库查询到。

下列是可以获得的标准2、3、4、8输入与非门型号：

* [[CMOS]]
** 4011：四2输入与非门
** 4023：三3输入与非门
** 4012：双4输入与非门
** 4068：单8输入与非门
* [[晶体管－晶体管逻辑|TTL]]
** 7400：四2输入与非门
** 7410：三3输入与非门
** 7420：双4输入与非门
** 7430：单8输入与非门

== 实现 ==
与非门具有[[函数完备性]]，因此其他的逻辑功能（与、非等）都可以仅用与非门来[[与非逻辑|实现]]。一个完整的处理器可以只用与非门制作出来。在使用多发射极晶体管的TTL集成电路中，与非门需要的晶体管也少於其他任何门电路。

{|
|-
| [[File:Funktionsprinzip eines NAND-Gatters.png|thumb|开关实现的与非门]]
| [[File:MC849 Circuit.svg|thumb|DTL]]
| [[File:7400 Circuit.svg|thumb|TTL]]
|}
{|
| [[File:Nmos enhancement saturated nand.svg|thumb|NMOS]]
| [[File:Cmos nand.svg|thumb|CMOS]]
| [[File:CMOS NAND Layout.svg|right|thumb|150px|CMOS与非门的[[集成电路版图]]]]
|}

== 应用 ==
[[File:4Bit Add.png|thumb|right|250px|仅用与非门实现的4位全加器图示]]
与非门是数字电子技术中最重要的逻辑门，可组成[[加法器]]、[[数据选择器]]等组合逻辑电路，而且由於其完备性，可以仅用其组成电路，有利於电路的集成，能使集成电路的造价降低很多。

== 与非逻辑 ==
{{Main|与非逻辑}}
{| class="wikitable" border="1"
|+ 与非逻辑实现的其他逻辑运算：
! 运算 !! 实现
|- style="border-top: 1.5pt black solid"
| align="center"| <span style="font-family:monospace, monospace;">NOT x</span>
| <span style="font-family:monospace, monospace;">x NAND x</span>
|- style="border-top: 1.5pt black dotted"
| align="center"| <span style="font-family:monospace, monospace;">x AND y</span>
| <span style="font-family:monospace, monospace;">(x NAND y) NAND (x NAND y)</span>
|-
| align="center"| <span style="font-family:monospace, monospace;">x NAND y</span>
| <span style="font-family:monospace, monospace;">x NAND y</span>
|-
| align="center"| <span style="font-family:monospace, monospace;">x OR y</span>
| <span style="font-family:monospace, monospace;">(x NAND x) NAND (y NAND y)</span>
|- style="white-space: nowrap"
| align="center"| <span style="font-family:monospace, monospace;">x NOR y</span>
| <span style="font-family:monospace, monospace;">((x NAND x) NAND (y NAND y)) NAND ((x NAND x) NAND (y NAND y))</span>
|-
| rowspan="2" align="center"| <span style="font-family:monospace, monospace;">x XOR y</span>
| <span style="font-family:monospace, monospace;">(x NAND (y NAND y)) NAND ((x NAND x) NAND y)</span>
|-
| <span style="font-family:monospace, monospace;">((x NAND y) NAND y)) NAND ((x NAND y) NAND x))</span>
|-
| rowspan="2" align="center"| <span style="font-family:monospace, monospace;">x XNOR y</span>
| <span style="font-family:monospace, monospace;">(x NAND y) NAND ((x NAND x) NAND (y NAND y))</span>
|-
| ≡ x ⇔ y
|- style="border-top: 1.5pt black dotted"
| align="center"| x ⇒ y
| <span style="font-family:monospace, monospace;">x NAND (y NAND y)</span>
|-
| align="center"| x ⇐ y
| <span style="font-family:monospace, monospace;">(x NAND x) NAND y</span>
|-
| rowspan="2" align="center"| x ⇔ y
| <span style="font-family:monospace, monospace;">(x NAND y) NAND ((x NAND x) NAND (y NAND y))</span>
|-
|   ≡  x XNOR y
|- style="border-top: 1.5pt black dotted"
| align="center"| 重言式
| <span style="font-family:monospace, monospace;">(x NAND x) NAND x</span>
|-
| align="center"| 矛盾式
| <span style="font-family:monospace, monospace;">((x NAND x) NAND x) NAND ((x NAND x) NAND x)</span>
|}

==参见==
*[[谢费尔竖线]]
*[[与门]]
*[[或门]]
*[[非门]]
*[[或非门]]
*[[异或门]]
*[[逻辑代数]]
*[[与非逻辑]]
*[[数字电路]]


== 外部链接 ==
{{commonscat|NAND gates|与非门}}
*{{en}}http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/nand.html {{Wayback|url=http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/nand.html |date=20220408112135 }}
{{数字电路}}
{{逻辑联结词}}

[[Category:逻辑门|X]]

[[es:Puerta lógica#Puerta NO-Y (NAND)]]