查看“︁与门”︁的源代码

{{noteTA
|T=zh-cn:与门; zh-hk:與門; zh-tw:及閘;
|G1=Electronics
}}
{{逻辑门}}
{| class="wikitable" align=right
|- bgcolor="#ddeeff" align="center"
|colspan=2|'''输入''' || '''输出'''
|- bgcolor="#ddeeff" align="center"
| A || B || A AND B
|- bgcolor="#ddffdd" align="center"
|0 || 0 || 0
|- bgcolor="#ddffdd" align="center"
|0 || 1 || 0
|- bgcolor="#ddffdd" align="center"
|1 || 0 || 0
|- bgcolor="#ddffdd" align="center"
|1 || 1 || 1
|}

<section begin=foo/>'''与门'''（{{lang-en|'''AND gate'''}}）是数字逻辑中实现[[逻辑与]]的[[逻辑门]]，功能见右侧[[真值表]]。仅当输入均为高電壓（1）时，输出才为高電壓（1）；若输入中至多有一个高電壓时，则输出为低電壓。换句话说，与门的功能是得到两个二进制数的最小值，而[[或门]]的功能是得到两个二进制数的最大值。<section end=foo/>

== 概述 ==
下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标（中国大陆）符号（IEC 60617-12）和不再使用的[[DIN]]符号（DIN 40700）。其他的逻辑门符号见[[逻辑门#符號表|逻辑门符号表]]。
{| class="wikitable" 
|- 
! rowspan="2" class="wikitable"| 表达式
! colspan="3" class="wikitable"| 符号
! rowspan="2" class="wikitable"| 功能表
! rowspan="2" class="wikitable"| 继电器逻辑
|- class="wikitable"
|ANSI/IEEE Std 91-1984
|IEC 60617-12
|DIN 40700
|-
| <math>Y = A\,B</math><br /><br /><math>Y = A\cdot B</math><br /><br /><math>Y = A \wedge B</math> 
|[[File:AND ANSI.svg|125px|center]]
|[[File:IEC AND.svg|125px|center]]
|[[File:AND DIN.svg|125px|center]]
|align="center"|
{| class="wikitable" cellpadding="5"
! width="33%" style="background-color:#f0f0f0;"|A
! width="33%" style="background-color:#f0f0f0;"|B
! width="34%" style="background-color:#f0f0f0;"|'''Y&nbsp;=&nbsp;AB'''
|----- align="center"
||0 ||0 ||'''0'''
|----- align="center"
||0 ||1 ||'''0'''
|----- align="center"
||1 ||0 ||'''0'''
|----- align="center"
||1 ||1 ||'''1'''
|}
|[[File:Relay and.svg]]
|}

若与门的其中一个输入取反则成为禁门（INHIBIT logic gate，INHIBITOR）。

== 实现 ==
与门是基本的逻辑门，因此大多数半导体制造商都会生产这种集成电路。例如，在[[晶体管－晶体管逻辑|TTL]]集成电路7408和[[CMOS]]集成电路4081均由四个2输入与门构成。

[[File:Cmos and.svg|thumb|250px|CMOS与门]]
{|
| [[File:NMOS AND gate.png|thumb|NMOS与门]] || 
|}
与门通常用n通道（NMOS）或p通道（PMOS）的[[MOSFET]]实现。数字输入'''a'''与'''b'''引起输出'''F'''，这和与门的功能一致。

== 备选方案 ==
[[File:AND from NAND.svg|thumb|right|与非门构成的与门]]
如果没有现成的与门，则可用[[与非门]]{x and y=(x nand y)nand (x nand y)}或[[或非门]]{(x and y=(x nor x)nor(y nor y)}来实现，因为与非门和或非门被认为是“通用的逻辑门电路”<ref>
Mano, M. Morris and Charles R. Kime. ''Logic and Computer Design Fundamentals, Third Edition.'' Prentice Hall, 2004. p. 73.</ref>，因为通过这两种门电路可以实现其他所有门电路的功能。若用与非门实现与门，则将一个与非门的两个输入结在一起，然後在其输入端接入一个双输入的与非门；若用或非门实现与门，则将两个输入接在一起的或非门分别作另外一个或非门的两个输入，然後在後者的输入接一个输入接在一起的或非门。[[异或门]]也可用来实现与门，但很少使用。

== 参见 ==
{{commonscat|AND gates}}
* [[或门]]
* [[非门]]
* [[与非门]]
* [[或非门]]
* [[异或门]]
* [[逻辑代数]]
* [[逻辑门]]

== 参考文献 ==
{{reflist}}

== 外部連結 ==
* http://www.khanacademy.org/cs/and-gate/1314805294

{{数字电路}}
{{逻辑联结词}}
[[Category:逻辑门]]